系列数字SOC集成电路IC设计培训大纲
第一阶段 基础培训和Linux环境与指令
Linux和EDA实践
Linux操作系统
Shell命令
vi/vim文本编辑工具
硬件描述语言HDL
数字电路逻辑设计
第二阶段 verilog芯片设计从入门到精通
第一部分
第一部分的课程主要帮助学员了解Verilog 芯片系统设计的基础知识，掌握FPGA小系统硬件电路设计方法，学会操作QuartusII软件来完成FPGA的设计和开发。
10.FPGA .V文件的编程规范
10.1 单个.v文件的书写规范
10.2 多个.v文件的书写规范
10.3 声明部分的编写规范
10.4 主体部分编写，always、initial、function、task的选择和使用
10.5 Always语句块编写规范和注意要点
10.6 Alwasys内部功能的扩充和Always直接的通信和协调
11.关键电路的设计
11.1 FPGA管脚设计
11.3 RS-232串口
11.4 字符型液晶显示器接口电路设计
11.8 i2c总线电路设计
11.9 时钟电路设计
11.10 图形液晶电路设计
1. 项目案例：交通灯的设计实现，如何控制Red,Green,Yellow灯在南北东西各个方向的交替运作。
第二部分
熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习，学员可以了解目前流行的Verilog HDL语言的基本语法，掌握Verilog HDL语言中常用的基本语法。通过本节课程学习，学员可以设计一些简单的Verilog程序，掌握组合逻辑和时序逻辑电路的设计方法。通过项目训练，学员可以对Verilog HDL语言有更深入的理解和认识。
1.Verilog HDL语言简介
2.Verilog HDL语言逻辑系统
3.Verilog HDL操作数和操作符
4.Verilog HDL和VHDL语言的对比
5.Verilog HDL循环语句
6.Verilog HDL程序的基本结构
7.Verilog HDL语言的数据类型和运算符
8.Verilog HDL语言的赋值语句和块语，阻塞和非阻塞赋值语句的区别
9.Verilog HDL语言的条件语句，包括IF语句和CASE语句的典型应用
10.Verilog HDL语言的其他常用语句
11.Verilog HDL语言实现组合逻辑电路
12.Verilog HDL语言实现时序逻辑电路
1. 项目训练二：
训练课题：“顺序执行状态机设计实验”
实验要点：
1.2 组合逻辑电路设计实现
1.3 IF语句和CASE语句的使用
2. 项目训练三：
训练课题：“跑马灯设计实现”
实验要点：
2.2 时序逻辑电路设计实现
2.3 分频原理和实现方法
3. 项目训练四：
训练课题：“７段数码管测试实验-以动态扫描方式在８位数码管“同时”显示０-７”
实验要点：
3.1 Quartus II软件操作
3.2 了解如何按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段。
3.3 介绍多个数码管动态显示的方法。
第三部分
虽然利用第二部分课程学到的HDL基本语法可以完成大部分的FPGA功能，但相对复杂的FPGA系统设计中，如果能够合理的应用Verilog HDL的高级语法结构，可以达到事半功倍的效果。通过第三天课程的学习，学员可以掌握任务（TASK），函数（FUNCTION）和有限状态机（FSM）的设计方法，可以更好的掌握FPGA的设计技术。此外，本节课程还介绍了QuartusII软件的两个常用的高级工具－SignalTAP，可以提高FPGA设计和调试的效率。
1. TASK和FUNCTION语句的应用场合
2. Verilog HDL高级语法结构－任务（TASK）
3. Verilog HDL高级语法结构－任务（FUNCTION）
4. 有限状态机(FSM)的设计原理及其代码风格
5. 逻辑综合的原则以及可综合的代码设计风格
6. SignalTap II在线逻辑分析仪使用方法
7. FPGA编程思想梳理和升华
7.1 状态机的使用技巧（嵌套，相互调用，顺序执行）
1.2 标志的编程思想
1.3 并发编程思想（提高代码执行效率的方法，Always协调和通信）
1.4 分频的技巧
1. 项目训练五：
训练课题：“典型状态机设计实例”
实验要点：
1.1 FSM设计方法
1.2 状态机的编码
1.3 状态机的初始化状态和默认状态（完整状态机设计）
1.4 状态机的状态定义风格
1.5 状态机的编写风格
2. 项目训练六：
训练课题：“拨码开关设计实验”
实验要点：
2.1 Quartus II输入方式
2.2 SignalTap II在线调试
2.3 了解拨码开关的工作原理及电路设计
3. 项目训练七：
训练课题：“矩阵键盘设计实验”
实验要点：
3.1 Quartus II原理图输入方式
3.2 了解矩阵键盘的工作原理及电路设计
第三阶段 Verilog芯片设计项目训练高级
第一部分
1.项目训练十一：
训练课题：“数码管进位与刷新综合设计实验”
步骤一、详细一个铺垫性实验，通过它讲解数码管各种进位的方法，与进位代码的编写，其中注意：
a.数码管整体刷新和数码管动态扫描显示的区别和联系，怎样编写代码
b.编程中注意FPGA的精髓：并行运行
c.注意在传递数据的过程中，采用什么方法比较好
步骤二、学员自己编写一个数字时钟程序
a.训练学员举一反三的能力
b.注意一些特殊用法
步骤三、总结学员的出错原因，给出解决方法
2.项目训练十二：
训练课题：“蜂鸣器怎样演奏音乐，怎样演奏梁祝的曲子”
步骤一、详细一个铺垫性实验，通过它讲解怎样通过分频来实现音阶和音调，其中注意：
a.状态机的高级用法
b.怎样分频
c.注意在传递数据的过程中，采用什么方法比较好
步骤二、学员自己编写一个数字时钟程序
a.训练学员举一反三的能力
b.注意一些特殊用法
步骤三、总结学员的出错原因，给出解决方法
3.项目训练十三：
训练课题：LCD液晶控制实验
1. 内容的回顾与难点消化，解疑答惑
2.编程中举一反三和融汇贯通训练
3. FPGA的程序固化方法
3.项目训练十四：
训练课题：串口开发实验
1. 内容的回顾与难点消化
2.编程中举一反三和融汇贯通训练
3.通讯数据协议
第二部分
知识详解：
1.字符型液晶显示原理
2.图形液晶显示原理
3.液晶显示原理详解
4.I2C协议原理与编程
1. 项目训练十六：
训练课题：1602字符型液晶显示实验
训练内容： 通过实验充分理解字符型液晶的显示原理，是怎样通过代码体现的，针对一个综合性实验题目，学员独立完成需求分析，结构设计，代码设计，仿真。
2. 项目训练十七：
训练课题：“128x64图形液晶显示实验”
训练内容： 通过实验充分理解字图形液晶的显示原理，是怎样通过代码体现的针对一个综合性实验题目，学员独立完成需求分析，结构设计，代码设计，仿真。
３. 项目训练十八：
训练课题：“I2C读写EEPROM实验”
训练内容： 通过实验充分理解I2C协议原理，用I2C协议实现对EEPROM的读写操作，演示是怎样通过代码体现的针对一个综合性实验题目，学员独立完成需求分析，结构设计，代码设计，仿真。
第四阶段 IC项目实战
RTL coding
SRAM的联合使用
异步SRAM的操作时序
异步SRAM存储器读写操作
异步电路处理
2.1 SRAM存储器的操作时序设计
2.2 复杂硬件开发的思想方法
AD数据采集系统设计
AD转换器
第五阶段 Synopsys DC（Design Compiler） 综合项目实战
Synopsys DC（Design Compiler） 综合
1，综合的概念
2，综合库与工具介绍
3，工作环境的设立和关键命令
4，综合前的准备工作
5，芯片逻辑代码和流片厂库的结合
6，综合的过程
7， 综合后网表的导出
8，时序SDC的导出
9，Synopsys DC 为Cadence Encounter工具所做的准备工作。
10，快速综合TCL脚本使用技巧
第六阶段 Cadence Encounter 布局布线
Cadence Encounter 布局布线
1.网表和工程库的结合
2，环境变量的设置和关键命令
3,布局布线前的准备工作
4，Synopsys DC工具和Cadence Encounter工具的衔接和配合
2.Floor plan
3.电源规划
4.布局、摆放
5.时钟树
6.布线
第七阶段 Synopsys PT（PrimeTime） 验证仿真
Synopsys PT（PrimeTime） 验证仿真
1，环境变量的设置
2，关键命令
3，仿真验证过程
4，仿真验证报告的产生
5，快速验证技巧
6，TCL脚本的使用技巧
技巧和总结提高
第八阶段 ARM9芯片后端设计整个流程项目实战
本课程专题实验是构造一个ARM9的处理器，
ARM9芯片后端设计整个流程项目实战演练，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。
1.架构及设计流程
2.CPU核
1）指令
2）指令流水
3）数据缓冲和指令缓冲
4）内部数据ram和指令RAM
5)使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。 |
总部李老师