学员学习本课程应具备下列基础知识：
        ◆ 有数字电路设计和硬件描述语言的基础或自学过相关课程。

　 曙海教育的数字集成电路设计课程培养了大批受企业欢迎的工程师。大批企业和曙海
建立了良好的合作关系。曙海教育的数字集成电路设计课程在业内有着响亮的知名度。

　 本课程，秉承12年积累的教学品质，以IC项目实现为导向,老师将会与您分享数字芯片设计的全流程以及Synopsy和Cadence公司EDA工具的综合使用经验、技巧。

　 本课程，以实战贯穿始终，让您绝对受益匪浅！

      ◆  本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！

      ◆  免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
       
      ◆  赠送每个工具用到的流片厂工艺库和技术文件。

      ◆  企业化项目管理方案。

        1.免费重修；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

1) 逻辑设计理论/ Verilog/ VHDL语言

2) 数字电路验证（verification平台建立/功能测试

3) 设计综合（synthesys）与扫描链测试(DFT)

4) 静态时序分（STA）

5) 数字电路前端设计实战（有两个实际芯片项目）

理论学习之外，以实际项目让学员接触设计，为此提供完整的免费的EDA软件安装服务，并有实际芯片案例,导师指导全程设计。

数字设计的理论部分具体内容如下:

一 逻辑设计理论/ Verilog/ VHDL语言
1 ) HDL 语言简介
Verilog 语言的产生发展 优势和特点
编译仿真的原理
Verilog/VHDL 语言各自现状及应用
2）verilog语法 （或者 VHDL语法 ）
模块 时延的概念与应用
运算符及优先级
赋值的类型与适用
条件语句 循环语句
Initial always task function 说明语句及使用
行为级建模和可综合设计
3）数字系统设计
数据流的设计/控制 时序设计
状态机设计

二 verification平台建立/功能测试
1） 验证环节在ic设计流程中的位置，
2) RTL/网表/FPGA/testchip 的验证阶段
3) 验证计划
4)　verification 的方法学　种类和适用设计
5) 　RTL verification testbench setup 激励文件生成　
6) 　RTL语言和高级语言的混合验证平台建立
7) 　数模混合设计验证方法学

三 设计综合（synthesys）与扫描链测试(DFT)
1）综合
综合的概念　
综合库与工具介绍　
综合的过程　
约束／工作环境的设立　
反标文件产生
优化设计
2）DFT
DFT 概念
scan chain/ BSD/BIST　概念与设计方法
DFT 的测试原理/测试方法( D算法　向量产生与仿真)
BSD 基本单元和JTAG测试　

　
四　静态时序分（STA）

1)静态时序分析概念
2)数据延迟　setup /hold 的分析
3)时钟结构 跨时钟／多时钟条件　
4)端口约束／工作环境设定
5)工作条件／工艺条件　对延迟的影响
6)关键路径与设计优化　
7)报告分析　

五 实践项目部分
项目一: RTL coding
中断管理状态机设计
验证平台设计和使用
测试向量设计
验证工具的使用
debug 调试
项目二: 基础通信协议
方案设计
RTL coding
通信算法的运用
CPU控制
FIFO设计与实现
验证平台设计和使用
测试向量设计
验证工具的使用
debug 调试
电路综合和DFT
静态时序分析

1.架构及设计流程
2.CPU核
1）指令
2）中断和异常
3）数据缓冲和指令缓冲
4）内部数据ram和指令RAM
3.AMBA总线
4.外设
1）SRAM
2)DRAM
3)IO
4)DMA

5.项目实战
设计ARM