![](../img/lab-not-ok.png)
![]() |
||||||||||||||||||||
![]() |
||||||||||||||||||||
为了保证培训效果,增加互动环节,我们坚持小班授课,每期报名人数限3人到5人,多余人员安排到下一期进行。 | ||||||||||||||||||||
![]() |
||||||||||||||||||||
1.理工科背景,有志于数字集成电路设计工作的学生和转行人员; ★ 可以通过培训快速进去进入IC行业的专业:
|
||||||||||||||||||||
![]() |
||||||||||||||||||||
面试笔试题详细讲解 简历打磨 模拟面试 公司内部推荐(部分公司直接安排面试) 未来职业规划 |
||||||||||||||||||||
![]() |
||||||||||||||||||||
在线直播授课+服务器登录实训,也可以线下现场培训。 督导老师每天跟踪学习情况,充分调动你的学习激情。 每天有资深的IC老司机带着你学习做项目, 你唯一需要保障的只是时间和坚持。 |
||||||||||||||||||||
![]() |
||||||||||||||||||||
最近开课时间:2020年11月30日 | ||||||||||||||||||||
![]() |
||||||||||||||||||||
IC设计培训课程可以让学员深入了解复杂芯片的基本模块建立,把握时序的计算及其调整,
掌握DFT的概念和重要性及其实际应用,了解后端的芯片流片过程以及影响芯片性能的各种因数,掌握如何提高整个芯片设计的成功率和高性能,能够独立完成各个流程的设计,并大幅度提高个人在IC设计各个环节中的设计能力。 主要内容: 集成电路设计流程及IC版图设计 总体设计及布局规划 各种电路的版图实现及验证 版图设计中各种技术考量 实验课内容: 完成一个大型芯片的全部版图设计 |
||||||||||||||||||||
![]() |
||||||||||||||||||||
☆注重质量 ☆边讲边练 专注高端培训16年,曙海提供的证书得到本行业的广泛认可,学员的能力 得到大家的认同,受到用人单位的广泛赞誉。 |
||||||||||||||||||||
本课程实战演练使用Synopsys公司的DC,PT等工具, 免费、无保留赠送,教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法,而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具(这套工具非常珍贵,费了老师很多心血才全部安装好),让您随时随地,打开电脑就能进行芯片的设计和练习! |
||||||||||||||||||||
![]() |
||||||||||||||||||||
1.免费重修; |
||||||||||||||||||||
![]() |
||||||||||||||||||||
第一阶段 |
||||||||||||||||||||
课程说明: 2.SystemVerilog 语义语法 3.SystemVerilog 并发操作机制 4.Object Oriented Programming (OOP) 面向对象的编程 5.SystemVerilog 内部通信机制 6.SystemVerilog Assertion 7.功能覆盖率统计 |
||||||||||||||||||||
第二阶段 SystemVerilog UVM 验证 |
||||||||||||||||||||
课程说明: UVM验证方法学是针对数字电路验证技术高级学员的课程,是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对UVM验证方法的理论描述,更重要的是对UVM验证方法学的理论和用法的归纳,总结和升华,通过UVM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。 2. UVM 消息服务机制 3. UVM 数据建模 4. UVM component factory and configuration 5. TLM communication 6. UVM callback 7. UVM sequence and sequencer 8. Advance on UVM phase 9. Register Abstraction Layer (RAL) |
||||||||||||||||||||
第三阶段 SystemVerilog UVM SPI和HOST IP验证 |
||||||||||||||||||||
|
||||||||||||||||||||
第四阶段 UVM高阶培训 |
||||||||||||||||||||
|
||||||||||||||||||||
第五阶段 UVM高阶培训 |
||||||||||||||||||||
|
![](../img/lab-not-ok.png)