 集成电路IC设计工程师培训班 |
| 课程说明 |
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程，学员通过运用数字逻辑、硬件描述语言完成一个中等规模的专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可测性设计、一致性验证等一系列数字电路前端流程中的设计技巧，终使学员达到能独立完成中等规模电路模块的前端设计水平。模拟前端设计当中建模、模拟、验证、优化，以及模拟电路设计中的测试电路技术和可测性设计技术和新的亚微米CMOS电路设计技术，通过多个专题实验帮助学员熟悉模拟设计流程，提升学员分析、设计、优化、测试电路的能力。本课程涵盖模拟设计领域相关技术的核心内容，注重基础知识和实用技巧的讲解外，还将特别讲授近年发表在JSSC/ISSCC等国际一流杂志上新的设计理念。本课程为模拟设计高端精华课程，老师将多年实践经验手把手教授，让学员在真实的项目实践环境中提升技术水平，熟练使用EDA工具，真正掌握IC设计中“渔”的手段
本课程同时讲授CMOS模拟集成电路结构的分析与设计，详细介绍在不同应用指标要求下的多种模拟电路模块的设计，以及设计所必须考虑的测试问题，通过课题实践范例和专题制作，让学员掌握CMOS模拟集成电路的实际设计方法、实用技巧以及成熟的设计经验。本课程包括以下四个教学模块，分别是：
前端设计实用技术，内容包含CMOS模拟电路工艺与器件模型分析，版图基本知识，学习Unix/Linux操作系统及命令，前端设计常用EDA工具的安装、调试及基本使用方法；
模拟设计实践培训，内容包含实践性地电流镜电路分析与设计、参考源电路设计，在此基础上介绍模拟电路的噪声模型与分析以及开关电容电路设计、放大器电路设计、运放反馈设计、运放稳定性与频率补偿、运算跨导放大器(OTA)、比较器设计等技巧。以高性能运放和比较器为实例进行分析与指导，进行AD/DA电路模型分析、SNR分析、ADC和DAC电路结构分析、仿真验证技术的学习。还将以PLL、Sigma-delta ADC/DAC为设计实例，着重讲述各模块电路的划分与设计技巧，通过专题实践帮助学员快速熟悉、掌握模拟电路设计的流程；
前端设计高级技术进阶，内容以业界主流的音频产品为实例，进行模拟电路设计与版图设计的关系、测试电路技术、可测性设计技术，以及亚微米CMOS电路设计技术的教学； |
| 培训目标 |
帮助学员熟悉并掌握典型数字ASIC/SOC芯片前端开发流程和设计技巧，以及相关设计软件的使用，课程结束后学员可积累相当于1年左右的实际工作经验，能够独立完成ASIC/SOC中等模块的设计。
掌握模拟集成电路基本原理与实际范例，能分析和设计各类CMOS模拟集成电路，掌握CMOS模拟电路设计流程和设计方法，可独立完成模拟电路前端设计，具备一定的实际设计经验，成为中级模拟IC前端设计工程师。
本培训在短时间内快速提高版图知识及实战能力，具备实践项目能力——
（1）如何进行版图的验证（DRC/LVS）；
（2）Latch up和ESD原理及版图设计。
同时，在加强实践项目能力的基础上，巩固加强基础知识——
（1）UNIX操作系统的使用、Virtuoso layout工具使用等知识；
（2）数字标准单元（如反相器、与非门、D触发器等）的版图设计
（3）模拟电路（如偏置电路和差分放大电路等）的版图设计； |
 |
| 入学要求 |
| 有数字电路设计和硬件描述语言的基础或自学过相关课程。 |
|
班.级.规.模--热线:4008699035 手机:15921673576/13918613812( 微信同号) |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
|
上.课.时.间.和.地.点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
近开课时间(周末班/连续班/晚班）：IC设计工程师培训班：具体开班时间请咨询客服！ |
|
实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
|
新优惠 |
|
◆在读学生凭学生证，可优惠500元。 |
|
质量保障 |
|
1.免费重修；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
| 集成电路IC设计工程师培训班 |
| |
第一阶段 集成电路前端设计 |
计算机操作系统UNIX应用；
数字电路逻辑设计；
硬件描述语言HDL和逻辑综合初步；
集成电路设计导论及流程；
半导体器件原理及集成电路概论；
项目设计实践（C）。 |
CMOS VLSI设计原理；
ASIC设计导论；
数字系统设计与FPGA现成集成；
可测性设计；
项目设计实践。 |
RTL验证；
静态时序分析（STA）；
逻辑综合（Logic Synthesis）；
可测性设计（DFT）；
IP Based设计；
软硬件协同设计仿真；
Matlab系统设计 |
|
第二阶段 数字集成电路后端设计 |
|
半导体器件原理及集成电路概论；
集成电路设计导论及流程；
版图设计知识；
版图设计工具及使用方法；
项目设计实践（C）。 |
|
CMOS集成电路设计原理；
ASIC设计导论；
IC布局布线设计；
版图验证和提取；
可测性设计；
项目设计实践。 |
|
Top-Down设计流程；
Full-Customer设计流程；
标准单元库设计；
单元库的各种库文件；
各种单元的功能，结构和版图。 |
|
第三阶段 实战强化 |
1、代码编写及仿真技巧
系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。
2、综合技术
讲述综合基础、组合电路与时序电路、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、综合优化的技巧、实现优化结果的可综合代码编写技术等。
3、可测试设计技术
基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。
4、静态时序分析技术
基于Synopsys PT的静态时序分析技术，介绍静态时序分析、基于TCL技术的处理过程和常用的时序分析方法。
5、一致性验证技术介绍
介绍一致性验证技术，使学员了解基于Synopsys Formality 的一致性验证方法。9、实际电流镜设计
6、基准源设计与hspice使用技巧
7、运放设计与hspice使用技巧，二级运放，RC二级运放
8、比较器、振荡器设计
9、电源系统设计（LDO）原理、结构、设计
10、Virtuoso LE使用与drc, lvs、版图设计实例
11、电源系统设计（DC-DC）
6、Cache控制器专题项目
项目实践：
本课程专题实验是构造一个8位CPU（8051）的外部Cache控制器，用于实现CPU通过LPC协议(Intel的一种主板总线协议)访问外部LPC FW Hub(Burst访问)的执行程序。本项目包括CPU core接口模块,控制状态寄存器模块,two-way组相联的cache控制模块,SRAM控制模块,LPC 接口模块。学员可以从中学习如何从IP,标准接口spec和Cache算法入手，进行项目的Architecture设计，完成模块划分，设计spec和RTL代码，建立仿真计划和仿真环境，完成整个项目的功能仿真到综合、STA，以及一致性验证,实现一个较完整的SOC设计流程。设计规模在万门级。在0.25um工艺库下，频率不小于100MHz。
|
|
总部李老师